什么是半减法器：使用逻辑门的电路

在电子学领域，每个元件工作所依据的最关键的概念是逻辑门“。由于逻辑门的概念在各种功能中实现，例如集成电路，传感器，切换目的，微控制器和处理器，加密和解密目的，以及其他功能。除此之外，还有广泛的逻辑门应用。有许多类型的逻辑门，如加法器，减法器，满加法器，全减法，半减法，还有许多其他的减法。因此，本文提供的集体信息半减法器电路那半减真值表，以及相关概念。

半减法是什么?

在进行讨论半个减法器之前，我们必须知道二进制减法。在二进制减法中，减法过程类似于算术减法。在算术减法中，在二进制减法中使用基部2号系统，而二进制数用于减法。所得到的术语可以用差异和借用表示。

半音是最重要的组合逻辑电路用于数字电子技术。基本上，这是一种电子设备或其他术语，我们可以将其作为逻辑电路。该电路用于执行两个二进制数字减法。在上一篇文章中，我们已经讨论过半加法器和全加法器电路的概念它使用二进制数进行计算。类似地，减法电路使用二进制数(0,1)进行减法。半减法器的电路可以用两个来搭建逻辑门即NAND和EX-or Gates。该电路给出了两个元素，如差异以及借用。

正如在二进制减法中，主位数是1，我们可以生成借位，而减数1优于减数0，因此，借位将需要。下面的例子给出了两个二进制位的二进制减法。

第一个数字	第二个数字	区别	借
0.	0.	0.	0.
1	0.	1	0.
0.	1	1	1
1	1	0.	0.

在上述减法中，两位数可以用A和B表示。可以减去这两位数并将所得位作为差异和借用。

当我们观察前两行和第四行时，这些行之间的差，然后差和借位是相似的，因为减数要小于被减数。类似地，当我们观察第三行时，从减数中减去被减数。所以差位和借位都是1因为减数位比被减数位好。

这种组合电路是任何一种电路的必备工具数字电路了解输入和输出的可能组合。例如，如果减法有两个输入，那么结果输出将是四个。下表中提到了半减法的o/p，它表示差位和借位。电路真值表的解释可以使用逻辑门，如前或逻辑门和与门操作和非门。

用真值表求解k-map.如下所示。

该半减法器表达利用真值表和K-map可以得到

区别（d）=（x没有+xy”)

=x⊕
借用（b）= x'y

逻辑电路

该半减法器逻辑电路可以用逻辑门来解释:

• 1 xor门
• 1不是门
• 1和门

表示是

Half-Subtractor框图

半减法器的框图如上所示。它需要两个输入和两个输出。这里的输入用A&B表示，输出用差值和借位表示。

上述电路可以设计有前或＆Nand栅极。这里，NAND门可以通过使用和而不是栅极来构建。因此，我们需要三个逻辑门来制造半个减法器电路即，即出口或门，而不是门和NAND门。

和而不是栅极的组合产生一个名为NAND门的不同组合门。EX-OR GATE输出将是差分位，NAND门输出将是相同输入A＆B的借用位。

与门

与门是一种具有多个输入和一个输出的数字逻辑门，它将根据输入的组合进行逻辑连接。当该门的所有输入都很高时，输出就会很高，否则输出就会很低。带真值表的和门逻辑图如下所示。

非门

非门是一种单输入的数字逻辑门，基于输入输出将被反转。例如，当非门的输入高时，输出就会低。带真值表的NOT-gate逻辑图如下。利用这种逻辑门，我们可以执行与非门和与非门。

前任伴侣或者门

独家或或门或门是一种类型的数字逻辑门，具有2输入和单个输出。此逻辑门的工作取决于或门。如果此门的任何输入高，则EX-OR门的输出将很高。前或如下所示的符号和真理表。

使用NAND门的半减法器电路

减法器的设计可以用……来做使用逻辑门像NAND门和前或门。为了设计这个半减法器电路，我们必须知道这两个概念即差异和借用。

如果我们仔细监测，很明显，这个电路执行的各种操作准确地与出入口操作有关。因此，我们可以简单地使用EX-OR门来做出改变。同样，半加法器电路所产生的借位可以通过使用与-门和非门逻辑门的混合来实现。

这种HS也可以设计使用NOR门，它需要5个NOR门的建设。使用NOR门的半减法器电路图如下:

真理表

第一位	第二位	区别 (前任伴侣或者)	借 （NAND）
0.	0.	0.	0.
1	0.	1	0.
0.	1	1	1
1	1	0.	0.

VHDL和TestBench码

半减法器的VHDL代码解释如下:

图书馆IEEE;

使用IEEE.STD_LOGIC_1164.ALL;

使用IEEE.STD_LOGIC_ARITH.ALL;

使用ieee.std_logic_unsigned.all;

实体Half_Sub1

Port (a:在STD_LOGIC;

b:在STD_LOGIC;

hs_diff：out std_logic;

HS_Borrow: STD_LOGIC);

Half_Sub1结束;

Half_Sub1的体系结构行为为

开始

hs_diff <= xor b;

HS_Borrow<=(not a) and b;

该HS的testbench代码如下所述：

图书馆IEEE;

使用IEEE.STD_LOGIC_1164.ALL;

实体HS_tb

HS_tb结束;

HS_tb的体系结构HS_tb是

部分商品

PORT(a:在std_logic;

B：在std_logic;

hs_diff：out std_logic;

HS_BORD：OUT STD_Logic

);

结束组件;

信号a: std_logic:= ' 0 ';

信号b: std_logic:= ' 0 ';

信号HS_Diff: std_logic;

信号HS_Borrow: std_logic;

开始

uut: HS港口图(

= >,

b = > b,

HS_Diff = > HS_Diff,

HS_borrow = > HS_borrow

);

stim_proc：process.

开始

<='0';

b < = ' 0 ';

等待30纳秒;

<='0';

b < = ' 1 ';

等待30纳秒;

< = ' 1 ';

b < = ' 0 ';

等待30纳秒;

< = ' 1 ';

b < = ' 1 ';

等;

结束过程;

结束;

使用半减法器的全减法器

全减法是一种组合装置，它使用两位来操作减法功能，是被减法和被减法。该电路考虑借用之前的输出，它有三个输入和两个输出。三个输入分别是被减数、减数和从前面的借位输出中得到的输入，两个输出分别是差值和借位。

真相表满减法器是

输入			输出
X	y	阴	FS_Diff	FS_Borrow
0.	0.	0.	0.	0.
0.	0.	1	1	1
0.	1	0.	1	1
0.	1	1	0.	1
1	0.	0.	1	0.
1	0.	1	0.	0.
1	1	0.	0.	0.
1	1	1	1	1

使用上述真相表，用于使用半减法器实现全减值器的逻辑图AD电路图如下所示：

半减法器的优点和局限性

半减法的优点是:

• 该电路结构简单，实现简单
• 该电路在数字信号处理中只消耗最小的功率
• 可以以提高的速度执行计算功能

这种组合电路的局限性是:

尽管二分法在许多操作和功能上有广泛的应用，但也有一些限制，包括:

• 半减法器电路不接受以前输出的“借用”，这是该电路的关键缺陷
• 由于许多实时应用程序都是对许多位进行减法运算，所以半减法设备不具备任何减法许多位的能力

半减法的应用

半减法的应用包括以下几个方面。

• 半减法器是用来减少音频或无线电信号的力量
• 它可以用于放大器以减少声音失真
• 一半减法器用于处理器的ALU
• 它可以用来增加和减少运算符，也可以计算地址
• 半减法用于减去最不有效的列数。对于多位数的减法，可以用于LSB。

因此，从上面的半离子反射器理论，最后，我们可以通过使用该电路来关闭，我们可以从另一个电路从另一个二进制比中减去，以提供差异和借用的输出。同样，我们可以使用NAND Gates电路以及盖茨设计半音点。要知道的其他概念是什么是什么半减法器verilog代码如何绘制RTL原理图?